summaryrefslogtreecommitdiffstats
path: root/drivers/clk/tegra (follow)
Commit message (Expand)AuthorAgeFilesLines
* clk: tegra: Fix Tegra210 PLLU initializationAlex Frid2017-08-241-2/+4
* clk: tegra: Correct Tegra210 UTMIPLL poweron delayAlex Frid2017-08-241-3/+3
* clk: tegra: Fix T210 PLLRE registrationAlex Frid2017-08-241-20/+1
* clk: tegra: Update T210 PLLSS (D2/DP) registrationAlex Frid2017-08-241-39/+9
* clk: tegra: Re-factor T210 PLLX registrationAlex Frid2017-08-244-49/+10
* clk: tegra: don't warn for pll_d2 defaults unnecessarilyPeter De Schrijver2017-08-241-2/+4
* clk: tegra: change post IDDQ release delay to 5usPeter De Schrijver2017-08-241-1/+1
* clk: tegra: Add TEGRA_PERIPH_ON_APB flag to I2CAlex Frid2017-08-241-1/+2
* clk: tegra: Fix T210 effective NDIV calculationAlex Frid2017-08-241-4/+5
* clk: tegra: Init cfg structure in _get_pll_mnpPeter De Schrijver2017-08-241-0/+2
* clk: tegra210: remove non-existing VFIR clockPeter De Schrijver2017-08-241-1/+0
* clk: tegra: disable SSC for PLL_D2Peter De Schrijver2017-08-241-1/+1
* clk: tegra: Enable PLL_SS for Tegra210Peter De Schrijver2017-08-241-1/+1
* clk: tegra: fix SS control on PLL enable/disablePeter De Schrijver2017-08-241-20/+24
* clk: Convert to using %pOF instead of full_nameRob Herring2017-07-221-7/+5
* clk: tegra: Don't reset PLL-CX if it is already enabledJon Hunter2017-04-041-4/+4
* clk: tegra: Add missing Tegra210 clocksPeter De Schrijver2017-04-043-0/+19
* clk: tegra: Propagate clk_out_x rate to parentAlex Frid2017-04-041-2/+4
* clk: tegra: Fix build warnings on Tegra20/Tegra30Thierry Reding2017-03-202-2/+2
* clk: tegra: Mark TEGRA210_CLK_DBGAPB as always onPeter De Schrijver2017-03-201-0/+2
* clk: tegra: Add SATA seq input controlPeter De Schrijver2017-03-201-0/+25
* clk: tegra: Add Tegra210 special resetsPeter De Schrijver2017-03-201-0/+85
* clk: tegra: Rework pll_uPeter De Schrijver2017-03-202-197/+272
* clk: tegra: Implement reset control resetMikko Perttunen2017-03-201-0/+16
* clk: tegra: Fix disable unused for clocks sharing enable bitPeter De Schrijver2017-03-201-0/+3
* clk: tegra: Handle UTMIPLL IDDQPeter De Schrijver2017-03-201-0/+26
* clk: tegra: Add aclkPeter De Schrijver2017-03-201-0/+10
* clk: tegra: Add super clock mux/dividerPeter De Schrijver2017-03-202-5/+89
* clk: tegra: Define Tegra210 DMIC clocksPeter De Schrijver2017-03-203-1/+28
* clk: tegra: Fix constness for peripheral clocksPeter De Schrijver2017-03-202-4/+4
* clk: tegra: Define Tegra210 DMIC sync clocksPeter De Schrijver2017-03-203-24/+73
* clk: tegra: Add CEC clockPeter De Schrijver2017-03-206-0/+6
* clk: tegra: Fix type for m fieldPeter De Schrijver2017-03-201-1/+1
* clk: tegra: Correct tegra210_pll_fixed_mdiv_cfg rate calculationPeter De Schrijver2017-03-201-1/+7
* clk: tegra: Don't warn for PLL defaults unnecessarilyPeter De Schrijver2017-03-201-6/+12
* clk: tegra: Remove non-existing pll_m_out1 clockPeter De Schrijver2017-03-201-5/+0
* clk: tegra: Correct afi clock parentPeter De Schrijver2017-03-201-1/+1
* clk: tegra: Fix ISP clock modellingPeter De Schrijver2017-03-203-2/+11
* clk: tegra: Fix pll_a1 iddq register, add pll_a1Peter De Schrijver2017-03-201-1/+2
* Merge tag 'clk-for-linus' of git://git.kernel.org/pub/scm/linux/kernel/git/cl...Linus Torvalds2017-02-253-0/+625
|\
| * clk: tegra: Add BPMP clock driverThierry Reding2017-02-033-0/+625
* | PM / OPP: Update OPP users to put referenceViresh Kumar2017-01-301-11/+6
|/
* clk: tegra: dfll: Use builtin_platform_driver to simplify the codeWei Yongjun2016-11-101-6/+1
* clk: tegra: make clk-tegra124-dfll-fcpu explicitly non-modularPaul Gortmaker2016-11-041-14/+2
* clk: tegra: dfll: improve function-level documentationJulia Lawall2016-11-021-5/+5
* clk: tegra: remove TEGRA_PLL_USE_LOCK for PLLD/PLLD2Vince Hsu2016-08-241-2/+2
* clk: tegra: Initialize UTMI PLL when enabling PLLUAndrew Bresticker2016-06-306-598/+531
* clk: tegra: Micro-optimize Tegra210 clock setupThierry Reding2016-06-231-4/+4
* clk: tegra: Make sor_safe the parent of dpaux and dpaux1Thierry Reding2016-06-231-2/+2
* clk: tegra: Mark timer clock as criticalThierry Reding2016-06-221-1/+1